I ett elektroniskt datasystem har centralenheten chip tre huvudfunktioner: Läsa ström av binära data insignaler, bearbetning ingången ån och sänder, eller "skriftligen" det bearbetade resultatet som en effekt ström. För att hantera flödet av data mellan enheter som kontrolleras av två separata processorer, att först in, först-ut (FIFO) kan systemet inbegripas i koden för drivrutinen upprätta en kö protokoll för behandlingen av inkommande signaler. FIFO djup för en CPU-till-CPU databehandlingssystem är i stort sett maximala mängden minne som krävs för att kompensera skillnaden mellan den ränta till vilken data som kan skrivas av det sändande CPU och läsas av den mottagande CPU.
1.
Multiplicera nivån på skrivande /signal-överföring CPU (i MHz) med antalet sysslolös cykler som inträffar mellan två på varandra följande läsas cykler. Om du inte vet din CPU hastighet eller sysslolös cykler, besök chip tillverkarens webbplats och leta upp dessa värden under "Tekniska specifikationer".
2.
Dela satsen i läsning /signalstatus CPU (i MHz) av resultatet av steg 1. Denna information bör också finnas i "Tekniska specifikationer"-avsnittet.
3.
Subtrahera resultatet från steg 2 från 1. Till exempel, om 2 /3 var resultatet från steg 2 skulle du subtrahera 2 /3 från 1, vilket ger dig ett svar på 1 /3 eller 0,3334.
4.
Multiplicera resultatet från steg 3 genom att skriva /sändning CPU sprack storlek. Denna information bör vara tillgänglig i "Tekniska specifikationer"-avsnittet. Det värde du får kommer att representera krävs synkron FIFO djup, i bitar. Om värdet är ett decimaltal, runda upp till nästa närmaste heltal.
5.
att bestämma asynkrona FIFO djup, lägg till 1 till resultatet från steg 4.
Previous:nothing Next:Hur vet jag vilken modell dator jag har genom att bara titta på moderkortet?